High-level synthesis design flow in FPGA design

Kivimäki, Iiro (2016-05-03)
 
Avaa tiedosto
Lataukset: 

Rajoitetun näkyvyyden opinnäytteet ovat luettavissa vain OuluREPO-työasemilla: https://oulurepo.oulu.fi/handle/10024/5
Kivimäki, Iiro
I. Kivimäki
03.05.2016
© 2016 Iiro Kivimäki. Tämä Kohde on tekijänoikeuden ja/tai lähioikeuksien suojaama. Voit käyttää Kohdetta käyttöösi sovellettavan tekijänoikeutta ja lähioikeuksia koskevan lainsäädännön sallimilla tavoilla. Muunlaista käyttöä varten tarvitset oikeudenhaltijoiden luvan.
Näytä kaikki kuvailutiedot
Julkaisun pysyvä osoite on
https://urn.fi/URN:NBN:fi:oulu-201605051650
Kokoelmat