Hyppää sisältöön
    • FI
    • ENG
  • FI
  • /
  • EN
OuluREPO – Oulun yliopiston julkaisuarkisto / University of Oulu repository
Näytä viite 
  •   OuluREPO etusivu
  • Oulun yliopisto
  • Rajattu saatavuus
  • Näytä viite
  •   OuluREPO etusivu
  • Oulun yliopisto
  • Rajattu saatavuus
  • Näytä viite
JavaScript is disabled for your browser. Some features of this site may not work without it.

Design and implementation of parameterized FPGA hardware components for 5G baseband signal processing algorithms using High-Level Synthesis

Aura, Teemu (2016-09-02)

 
Avaa tiedosto
nbnfioulu-201609072696.pdf (1.435Mt)
nbnfioulu-201609072696_pdfa_report.xml (206.9Kt)
nbnfioulu-201609072696_mods.xml (13.26Kt)
nbnfioulu-201609072696_solr.xml (29.29Kt)
Lataukset: 

Rajoitetun näkyvyyden opinnäytteet ovat luettavissa vain OuluREPO-työasemilla: https://oulurepo.oulu.fi/handle/10024/5
Aura, Teemu
T. Aura
02.09.2016
© 2016 Teemu Aura. Tämä Kohde on tekijänoikeuden ja/tai lähioikeuksien suojaama. Voit käyttää Kohdetta käyttöösi sovellettavan tekijänoikeutta ja lähioikeuksia koskevan lainsäädännön sallimilla tavoilla. Muunlaista käyttöä varten tarvitset oikeudenhaltijoiden luvan.
Näytä kaikki kuvailutiedot
Julkaisun pysyvä osoite on
https://urn.fi/URN:NBN:fi:oulu-201609072696
Kokoelmat
  • Rajattu saatavuus [12221]
oulurepo@oulu.fiOulun yliopiston kirjastoOuluCRISLaturiMuuntaja
SaavutettavuusselosteTietosuojailmoitusYlläpidon kirjautuminen
 

Selaa kokoelmaa

NimekkeetTekijätJulkaisuajatAsiasanatUusimmatSivukartta

Omat tiedot

Kirjaudu sisäänRekisteröidy
oulurepo@oulu.fiOulun yliopiston kirjastoOuluCRISLaturiMuuntaja
SaavutettavuusselosteTietosuojailmoitusYlläpidon kirjautuminen