Design of millimeter-wave RF front-ends for phased array communication systems on CMOS SOI
Hietanen, Mikko (2025-08-06)
Avaa tiedosto
Sisältö avataan julkiseksi: 06.08.2025
© University of Oulu, 2025. This publication is copyrighted. You may download, display and print it for your own personal use. Commercial use is prohibited. © Oulun yliopisto, 2025. Julkaisu on tekijänoikeussäännösten alainen. Teosta voi lukea ja tulostaa henkilökohtaista käyttöä varten. Käyttö kaupallisiin tarkoituksiin on kielletty.
https://rightsstatements.org/vocab/InC/1.0/
https://urn.fi/URN:NBN:fi:oulu-202506024066
Kuvaus
Tiivistelmä
The insatiable demand for an ever increasing wireless data rate is evident from the growth of data rate specifications alone as it takes tenfold leaps from consequent wireless generations estimated to exceed 100 Gbps in 6G. This brings challenges to all system hierarchy levels, especially on the radio frequency (RF) link where higher frequencies have to be used for sufficient bandwidth and phased antenna arrays to compensate for higher path losses. The RF front-end is a bottleneck for both output power (Pout) and the receiver noise figure (NF) and is thus a critical system component especially since both the Pout and the NF degrade at higher frequencies creating a dilemma for data rate demand and technology limits.
This thesis addresses the limitations and challenges at millimeter-wave frequencies from the RF front-end perspective and proposes an analytical method to solve the data rate and technology performance limit dilemma at the system level using behavioral frequency scalable circuit models built from the measured data reported in the literature. The results achieved by this analysis show that in a phased array link, the data rate (10–140 Gbps) and the energy optimal carrier frequency (22–195 GHz) are tightly related regardless of the link distance. The results also indicate that high data rate phased array links are feasible in the downlink direction whereas the uplink is limited by the power budget.
Circuit-level implementations of time domain duplex RF front-ends are also presented using modern 22-nm and 45-nm CMOS SOI technologies on two frequency bands: Ka-and D-band. The first Ka-band front-end on 22-nm CMOS is implemented with an area efficient antenna switch using existing matching networks. The second Ka-band front-end was designed using 45-nm CMOS as part of a phased array transceiver chip. The third front-end was designed at D-band using 22-nm CMOS technology at the frequency chosen on basis of the aforementioned system analysis to support data rates above 100 Gbps. The front-end utilizes gain boosting techniques in the transistor cores, as well as a power combiner to compensate for the limited output power and gain at 150 GHz or 40% fmax of the technology. In measurements, the three front-ends (in same order of appearance) achieved 13.6 dBm, 11.2 dBm and 11.4 dBm of saturated Pout and 5 dB, 4.6 dB and 7.7 dB of NF, respectively.
Langattoman datan alati kasvava kysyntä on ilmeistä jo pelkästään datanopeuksien standardimäärityksistä, jotka tekevät kymmenkertaisia harppauksia perättäisten langattomien tietoliikennesukupolvien välillä. Esimerkiksi 6G:n datanopeuksien odotetaan ylittävän 100 Gbps. Näin suuret datanopeudet tuovat haasteita järjestelmän jokaisella hierarkiatasolla, etenkin radiolinkissä, missä korkeampien kantoaaltotaajuuksien mahdollistamat laajemmat kaistaleveydet ovat välttämättömiä. Myös vaiheistetut antenniryhmät ovat keskeisessä roolissa radiokanavan häviöiden kompensoimiseen. Radiotaajuus (RF) etupää on pullonkaula lähettimen lähetystehossa (Pout) ja vastaanottimen kohinaluvussa (NF). RF-etupää on siis kriittinen järjestelmätason optimoitava komponentti, koska Pout ja NF huononevat taajuuden kasvaessa. Asetelma luo dilemman datanopeusvaatimuksen ja teknologiarajojen välille.
Tämä väitöskirja tutkii millimetriaaltoalueen taajuuksilla ilmeneviä suorituskyvyn rajoitteita RF-etupään näkökulmasta ja ehdottaa analyyttistä ratkaisumenetelmää järjestelmätasolla datanopeus-suorituskykydilemmalle käyttäen taajuusskaalattavia käyttäytymismalleja. Analyysi osoittaa, että vaiheistetun antenniryhmän linkissä datanopeus (10–140 Gbps) ja energiatehokkain kantoaaltotaajuus (22–195 GHz) ovat toisistansa riippuvia suureita kaikilla linkkietäisyyksillä. Lisäksi tulokset osoittavat suurien datanopeuksien linkkien soveltuvan pääasiassa downlink-suuntaan (tukiasema → mobiililaite).
Väitöskirjassa esitetään kolme aikatason dupleksi RF-etupää piiriä. Ensimmäinen RF-etupää on tehty 22-nm CMOS SOI -teknologialla Ka-taajuuskaistalle. Piirissä oleva antennikytkin käyttää hyväksi vahvistimien sovituspiirejä. Toinen etupää suunniteltiin 45-nm CMOS SOI:lla Ka-kaistalle osana lähetinvastaanotinpiiriä. Kolmas etupää suunniteltiin 22-nm CMOS SOI:lla D-kaistalle taajuudelle, jolla aiemmin esitetty järjestelmätason ratkaisumenetelmä ennustaa etupään tukevan yli 100 Gbps datanopeuksia. Vahvistuksenlisäysmenetelmiä ja tehonyhdistäjää käytettiin kompensoimaan rajoitettua vahvistusta ja lähtötehoa 150 GHz:lla (40 % teknologian fmax-taajuudesta). Esitettyjen kolmen etupään mitatut saturoidut Pout arvot olivat 13,6 dBm, 11,2 dBm ja 11,4 dBm, ja mitatut kohinaluvut 5 dB, 4,6 dB ja 7,7 dB.
Original papers
-
Hietanen, M., Singh, S. P., Rahkonen, T., & Pärssinen, A. (2021). Noise consideration of radio receivers using silicon technologies towards 6G communication. 2021 Joint European Conference on Networks and Communications & 6G Summit (EuCNC/6G Summit), 514–519. https://doi.org/10.1109/EuCNC/6GSummit51104.2021.9482508 https://doi.org/10.1109/EuCNC/6GSummit51104.2021.9482508
-
Hietanen, M., Aikio, J. P., Rahkonen, T., Leinonen, M. E., & Pärssinen, A. (2025). Technology-dependent capacity analysis for 6G RF front ends with D-band implementation using 22-nm CMOS SOI. IEEE Transactions on Microwave Theory and Techniques, 1–16. https://doi.org/10.1109/TMTT.2025.3531668 https://doi.org/10.1109/TMTT.2025.3531668
-
Hietanen, M., Rusanen, J., Aikio, J. P., Tervo, N., Rahkonen, T., & Pärssinen, A. (2021). Ka-band TDD front-end with gate shunt switched cascode LNA and three-stack PA on 22nm FDSOI CMOS technology. 2020 50th European Microwave Conference (EuMC), 945–948. https://doi.org/10.23919/EuMC48046.2021.9338230 https://doi.org/10.23919/EuMC48046.2021.9338230
-
Hietanen, M., Rusanen, J., Aikio, J. P., Tervo, N., Rahkonen, T., & Pärssinen, A. (2021). Ka-band time-domain multiplexing front-end with minimum switch area utilization on 22 nm fully depleted silicon-on-insulator CMOS technology. International Journal of Microwave and Wireless Technologies, 13(7), 641–651. https://doi.org/10.1017/S1759078721000428 https://doi.org/10.1017/S1759078721000428
-
Hietanen, M., Aikio, J., Sethi, A., Akbar, R., Rahkonen, T., & Pärssinen, A. (2019). Optimizing inductorless static CML frequency dividers up to 23GHz output using 45nm CMOS PD-SOI. 2019 IEEE Nordic Circuits and Systems Conference (NORCAS): NORCHIP and International Symposium of System-on-Chip (SoC), 1–4. https://doi.org/10.1109/NORCHIP.2019.8906899 https://doi.org/10.1109/NORCHIP.2019.8906899
-
Hietanen, M., Aikio, J., Akbar, R., Rahkonen, T., & Pärssinen, A. (2019). A 28 GHz static CML frequency divider with back-gate tuning on 22-nm CMOS FD-SOI technology. 2019 IEEE 19th Topical Meeting on Silicon Monolithic Integrated Circuits in RF Systems (SiRF), 1–3. https://doi.org/10.1109/SIRF.2019.8709088 https://doi.org/10.1109/SIRF.2019.8709088
-
Sethi, A., Akbar, R., Hietanen, M., Aikio, J. P., Kursu, O., Jokinen, M., Leinonen, M. E., Rahkonen, T., & Pärssinen, A. (2023). Chip-to-chip interfaces for large-scale highly configurable mmWave phased arrays. IEEE Journal of Solid-State Circuits, 58(7), 1987–2004. https://doi.org/10.1109/JSSC.2023.3273502 https://doi.org/10.1109/JSSC.2023.3273502
Osajulkaisut
-
Hietanen, M., Singh, S. P., Rahkonen, T., & Pärssinen, A. (2021). Noise consideration of radio receivers using silicon technologies towards 6G communication. 2021 Joint European Conference on Networks and Communications & 6G Summit (EuCNC/6G Summit), 514–519. https://doi.org/10.1109/EuCNC/6GSummit51104.2021.9482508 https://doi.org/10.1109/EuCNC/6GSummit51104.2021.9482508
-
Hietanen, M., Aikio, J. P., Rahkonen, T., Leinonen, M. E., & Pärssinen, A. (2025). Technology-dependent capacity analysis for 6G RF front ends with D-band implementation using 22-nm CMOS SOI. IEEE Transactions on Microwave Theory and Techniques, 1–16. https://doi.org/10.1109/TMTT.2025.3531668 https://doi.org/10.1109/TMTT.2025.3531668
-
Hietanen, M., Rusanen, J., Aikio, J. P., Tervo, N., Rahkonen, T., & Pärssinen, A. (2021). Ka-band TDD front-end with gate shunt switched cascode LNA and three-stack PA on 22nm FDSOI CMOS technology. 2020 50th European Microwave Conference (EuMC), 945–948. https://doi.org/10.23919/EuMC48046.2021.9338230 https://doi.org/10.23919/EuMC48046.2021.9338230
-
Hietanen, M., Rusanen, J., Aikio, J. P., Tervo, N., Rahkonen, T., & Pärssinen, A. (2021). Ka-band time-domain multiplexing front-end with minimum switch area utilization on 22 nm fully depleted silicon-on-insulator CMOS technology. International Journal of Microwave and Wireless Technologies, 13(7), 641–651. https://doi.org/10.1017/S1759078721000428 https://doi.org/10.1017/S1759078721000428
-
Hietanen, M., Aikio, J., Sethi, A., Akbar, R., Rahkonen, T., & Pärssinen, A. (2019). Optimizing inductorless static CML frequency dividers up to 23GHz output using 45nm CMOS PD-SOI. 2019 IEEE Nordic Circuits and Systems Conference (NORCAS): NORCHIP and International Symposium of System-on-Chip (SoC), 1–4. https://doi.org/10.1109/NORCHIP.2019.8906899 https://doi.org/10.1109/NORCHIP.2019.8906899
-
Hietanen, M., Aikio, J., Akbar, R., Rahkonen, T., & Pärssinen, A. (2019). A 28 GHz static CML frequency divider with back-gate tuning on 22-nm CMOS FD-SOI technology. 2019 IEEE 19th Topical Meeting on Silicon Monolithic Integrated Circuits in RF Systems (SiRF), 1–3. https://doi.org/10.1109/SIRF.2019.8709088 https://doi.org/10.1109/SIRF.2019.8709088
-
Sethi, A., Akbar, R., Hietanen, M., Aikio, J. P., Kursu, O., Jokinen, M., Leinonen, M. E., Rahkonen, T., & Pärssinen, A. (2023). Chip-to-chip interfaces for large-scale highly configurable mmWave phased arrays. IEEE Journal of Solid-State Circuits, 58(7), 1987–2004. https://doi.org/10.1109/JSSC.2023.3273502 https://doi.org/10.1109/JSSC.2023.3273502
Kokoelmat
- Avoin saatavuus [38865]