Evaluation of recent integrated high precision Time-to-Digital Converters

Abstract

Time-to-Digital Converters (TDCs) convert time intervals into digital values with high precision. The other favoured characteristics are good linearity, compact size, stable operation, low power consumption and easy usage. Several different TDC architectures have been presented in the literature with varying characteristics and performance. This thesis evaluates the state-of-the-art integrated high-precision TDC architectures and presents a detailed investigation of the most promising design for multi-channel applications such as 3D Time-of-Flight (ToF) image sensors.

The thesis begins with a comprehensive presentation and analysis of most important TDC related terms and characteristics. The factors affecting the size, power consumption and performance, for example are gone through in details. The study continues with the review of recent integrated TDC architectures, describing their operating principles, performance metrics, and unique strengths and limitations. For each type, a recent design example from the literature is examined to contrast general architectural concepts with practical implementations and highlight key findings. Also, a comparative analysis is provided.

As the work progressed, it was discovered that certain types of TDC architectures are suitable for certain types of applications. A Voltage-Controlled Ring Oscillator (VCRO) TDC architecture is identified as a particularly compelling solution for compact, multi-channel, low-power and high-resolution applications. The thesis then focuses on the evaluation and partial implementation of a VCRO-based TDC in a 110 nm CMOS process. Schematic and post-layout level simulations of a pseudo- differential delay cell and a five-stage ring oscillator are conducted to characterize the TDC’s resolution (~142 ps), differential nonlinearity (σ value ~10 ps), thermal stability (drift <0.06 ps/◦C), supply sensitivity (∼40 ps/V), and power consumption (~0.3 mW).

The results demonstrate that the VCRO-based TDC achieves a favourable balance of timing resolution, low power, and compact area without requiring complex calibration. Hence, it is an optimal candidate for 3D ToF image sensors and similar long range, multi-channel applications.

Aika-digitaalimuunnin (Time-to-Digital Converter, TDC) mittaa ja digitoi aikavälejä erittäin tarkasti. Muita toivottuja ominaisuuksia ovat hyvä lineaarisuus, pieni koko, vakaa toiminta eri lämpötiloissa, alhainen virrankulutus ja helppokäyttöisyys. Kirjallisuudessa on esitelty useita erilaisia TDC-arkkitehtuureja, joilla on vaihtelevat ominaisuudet ja suorituskyky. Tämä diplomityö analysoi ja vertailee viimeaikaisia, erittäin tarkkoja integroituja TDC-arkkitehtuureja. Erityisesti se keskittyy vaihtoehdoista lupaavimpaan, monikanavaiseen 3D-kuvantamissensoriin soveltuvaan rakenteeseen.

Aluksi työ esittelee ja analysoi kattavasti tärkeimmät TDC:hen liittyvät termit ja ominaisuudet. Esimerkiksi kokoon, virrankulutukseen ja suorituskykyyn vaikuttavat tekijät käydään läpi yksityiskohtaisesti. Seuraavaksi katselmoidaan erilaisia integroituja TDC-arkkitehtuureja, joiden toiminta, rakenne, suorituskyky, vahvuudet ja heikkoudet käydään läpi. Jokaisesta arkkitehtuurista tarkastellaan lisäksi kirjallisuudesta löytyvää tuoretta toteutusesimerkkiä ja tuodaan esiin keskeiset havainnot. Eri rakenteiden ominaisuuksia vertaillaan myös keskenään.

Työn edetessä havaittiin, että tietynlaiset TDC-rakenteet soveltuvat tiettyihin sovelluksiin. Jänniteohjattu rengasoskillattori (Voltage Controlled Ring Oscillator, VCRO) -pohjainen TDC-arkkitehtuuri tunnistettiin erityisen toimivaksi ratkaisuksi kompakteihin, monikanavaisiin, vähävirtaisiin korkean resoluution sovelluksiin. Siksi työssä osittain toteutettiin ja simuloitiin VCRO-TDC 110 nm CMOS-teknologiassa. Differentiaalisen viivesolun ja viisivaiheisen rengasoskillattorin piirikaavio- ja piirikuvio-tason simuloinnit ennustavat TDC:n suorituskyvyn: resoluutio (~142 ps), differentiaalinen epälineaarisuus (σ-arvo ~10 ps), lämpöstabiilisuus (ryömintä <0.06 ps/°C), käyttöjännitestabiilisuus (~40 ps/V) ja virrankulutus (~0.3 mW).

Tutkimus ja simuloinnit osoittavat, että VCRO-TDC voi olla pienikokoinen, vähävirtainen ja korkearesoluutioinen rakenne ilman monimutkaista kalibrointia. Se on siten optimaalinen ehdokas 3D havainnointisensoreihin ja vastaaviin pitkän mittausalueen monikanavasovelluksiin.