Behavioural modelling of a discrete-time delta-sigma modulator using SystemVerilog and Simulink

Abstract

Advancements in the field of integrated circuits (ICs) have led to an increase in the usage of digital signal processing (DSP) as a means of implementing various circuit functionalities. However, the physical world is still analog, meaning that analog-to-digital converters (ADCs) are needed in order to convert electrical signals from an analog to a digital form before they can be processed. Delta-sigma (ΔΣ) ADCs have become increasingly popular, owing to their high resolution and reasonable power consumption. Due to the design complexity of ΔΣ ADCs, the transistor-level simulation of them can be very time-consuming. To mitigate this issue, behavioural models are often used in the early stages of ΔΣ modulator design, as they simulate much faster than transistor-level models, enabling quick architectural exploration and design iteration.

The objective of this thesis is to create behavioural models of a discrete-time ΔΣ modulator, incorporating the effects of the non-idealities of the modulator, such as non-linearity and noise, into the models. Two different, but behaviourally identical models are made: a Simulink model, which aids in the design process, and a SystemVerilog model, which is useful for mixed-signal verification purposes. The models are tested via simulations, which validate their correctness and fast simulation speed.

Kehitysaskeleet mikropiirien saralla ovat johtaneet digitaalisen signaalinkäsittelyn yleistymiseen piirien toiminnallisuuksien toteuttamisessa. Tästä huolimatta fyysinen maailma on yhä analoginen, minkä vuoksi analogia-digitaalimuuntimia (AD-muuntimia) tarvitaan sähköisten signaalien muuntamiseen analogisesta digitaaliseen muotoon ennen kuin niitä voidaan käsitellä. Delta-sigma- (ΔΣ) AD-muuntimet ovat yleistyneet enenevässä määrin niiden korkean resoluution ja kohtuullisen tehonkulutuksen vuoksi. ΔΣ-AD-muunninten teknisen kompleksisuuden vuoksi niiden transistoritason mallien simulointi voi olla hyvin aikaavievää. Tämän ongelman lieventämiseksi käyttäytymismalleja käytetään usein ΔΣ-modulaattorien varhaisessa suunnitteluvaiheessa, sillä ne simuloituvat paljon nopeammin kuin transistoritason mallit, mahdollistaen pikaisen arkkitehtuurin tarkastelun ja suunnitteluiteroinnin.

Tämän diplomityön tavoitteena on luoda käyttäytymismallit diskreettiaikaisesta ΔΣ-modulaattorista, sisällyttäen malleihin modulaattorin epäideaalisuuksien, kuten epälineaarisuuden ja kohinan, vaikutukset. Työssä tehdään kaksi erilaista, mutta käytökseltään identtistä mallia: Simulink-malli, joka on avuksi suunnitteluprosessissa, ja SystemVerilog-malli, joka on hyödyllinen monimuotosignaaliverifioinnissa. Mallit testataan simuloinneilla, jotka vahvistavat niiden oikeellisuuden ja nopean simulointiajan.