Yksittäisten fotonien ilmaisuun perustuva integroitu optinen CMOS-vastaanotinpiiri kudoksessa tapahtuvaan tiedonsiirtoon
Haapaniemi, Antti (2024-06-20)
Haapaniemi, Antti
A. Haapaniemi
20.06.2024
© 2024 Antti Haapaniemi. Ellei toisin mainita, uudelleenkäyttö on sallittu Creative Commons Attribution 4.0 International (CC-BY 4.0) -lisenssillä (https://creativecommons.org/licenses/by/4.0/). Uudelleenkäyttö on sallittua edellyttäen, että lähde mainitaan asianmukaisesti ja mahdolliset muutokset merkitään. Sellaisten osien käyttö tai jäljentäminen, jotka eivät ole tekijän tai tekijöiden omaisuutta, saattaa edellyttää lupaa suoraan asianomaisilta oikeudenhaltijoilta.
Julkaisun pysyvä osoite on
https://urn.fi/URN:NBN:fi:oulu-202406204795
https://urn.fi/URN:NBN:fi:oulu-202406204795
Tiivistelmä
Diplomityössä suunniteltiin integroitu vastaanotinpiiri kudoksessa tapahtuvaan optiseen tiedonsiirtoon. Vastaanotin koostuu 4 × 64 SPAD-matriisista, jonka aikaportti on 1 ns sekä summainpiiristä, jonka tehtävänä on laskea SPAD-riveiltä saadut ilmaisut ja antaa kokonaissumma. Suunnitellun piirin tavoitteena oli 100 MHz kellotaajuus. Piiri suunniteltiin niin, että jokainen SPAD-ilmaisin voidaan erikseen ottaa pois toiminnasta, jolloin voidaan vaikuttaa ilmaisinmatriisin herkkyyteen. Kyseinen IC-piiri suunniteltiin 110 nm CMOS-teknologialla.
Suunniteltu piiri sisältää 4 × 64 SPAD-matriisin, siirtorekisterin, ajureita, arbiter:n ja summainpiirin. Siirtorekisterin avulla asetetaan yksittäisiä SPAD-ilmaisimia päälle tai pois päältä. Ajureiden tehtävänä on ajaa LOAD- ja QUENCH-signaalit SPAD-ilmaisimien kytkintransistoreille. Piirissä arbiter muodostaa 1 ns aikaportin, jonka sisällä tapahtuvat ilmaisut lasketaan kokonaissummaan.
Piirin toiminta varmistettiin piirikuviosimulaatioilla. Vastaanottimen aikaportiksi saatiin 1 - 2 ns riippuen prosessiparametreista. LOAD-signaali saatiin piirille siten, että ilmaisimien lataamisen välinen viive on suurimmillaan 30 ps ja ilmaisimien latautumisaika on alle 200 ps. Tyypillisillä prosessiparametreilla ja 100 MHz kellotaajuudella piirin keskimääräinen virrankulutus 1,2 V käyttöjännitteestä on 8 mA ja 3,3 V käyttöjännitteestä 19 mA. Piirin kokonaispinta-ala on 3000,4 µm × 1532,4 µm sisältäen kytkentäsolut (IO-pads).
Simulointituloksista todettiin piirin logiikan toimivuus ja suorituskyky, joiden perusteella suunniteltua integroitua vastaanotinpiiriä voidaan käyttää kudoksessa tapahtuvassa optisessa tiedonsiirrossa.
Suunniteltu piiri sisältää 4 × 64 SPAD-matriisin, siirtorekisterin, ajureita, arbiter:n ja summainpiirin. Siirtorekisterin avulla asetetaan yksittäisiä SPAD-ilmaisimia päälle tai pois päältä. Ajureiden tehtävänä on ajaa LOAD- ja QUENCH-signaalit SPAD-ilmaisimien kytkintransistoreille. Piirissä arbiter muodostaa 1 ns aikaportin, jonka sisällä tapahtuvat ilmaisut lasketaan kokonaissummaan.
Piirin toiminta varmistettiin piirikuviosimulaatioilla. Vastaanottimen aikaportiksi saatiin 1 - 2 ns riippuen prosessiparametreista. LOAD-signaali saatiin piirille siten, että ilmaisimien lataamisen välinen viive on suurimmillaan 30 ps ja ilmaisimien latautumisaika on alle 200 ps. Tyypillisillä prosessiparametreilla ja 100 MHz kellotaajuudella piirin keskimääräinen virrankulutus 1,2 V käyttöjännitteestä on 8 mA ja 3,3 V käyttöjännitteestä 19 mA. Piirin kokonaispinta-ala on 3000,4 µm × 1532,4 µm sisältäen kytkentäsolut (IO-pads).
Simulointituloksista todettiin piirin logiikan toimivuus ja suorituskyky, joiden perusteella suunniteltua integroitua vastaanotinpiiriä voidaan käyttää kudoksessa tapahtuvassa optisessa tiedonsiirrossa.
Kokoelmat
- Avoin saatavuus [34540]