UVM järjestelmäpiirien verifioinnissa IP-lohkotasolla

Abstract

Tässä kandityössä esitellään UVM ja pohditaan sen käyttöä järjestelmäpiirien verifi- oinnissa IP-lohkotasolla. Työ on katsaus UVM:n perusteisiin, RTL-tason verifiointiin, SystemVerilogiin ja olio-ohjelmointiin. Tarkastelu keskittyy syvemmin UVM:n käyttöön järjestelmäpiirin CPU:n väylän ympärille suunniteltavan logiikan verifioinnissa. UVM- komponenteista keskitytään tarkastelemaan pääosin agenttia.

This Bachelor’s thesis is about UVM and the main focus is on its use in the verification of SoC at IP block level. The work is an overview of the basics of UVM, RTL level verification, SystemVerilog and object-oriented programming. The review focuses more deeply on the use of UVM in the verification of the logic designed around the SoC’s CPU bus. Of the UVM components, the focus is mainly at the agent.