Hyppää sisältöön
    • FI
    • ENG
  • FI
  • /
  • EN
OuluREPO – Oulun yliopiston julkaisuarkisto / University of Oulu repository
Näytä viite 
  •   OuluREPO etusivu
  • Oulun yliopisto
  • Avoin saatavuus
  • Näytä viite
  •   OuluREPO etusivu
  • Oulun yliopisto
  • Avoin saatavuus
  • Näytä viite
JavaScript is disabled for your browser. Some features of this site may not work without it.

Performance improvement of multi-stacked CMOS mm-wave power amplifiers based on negative capacitance phase compensation

Montaseri, Mohammad Hassan; Rahkonen, Timo; Aikio, Janne; Pärssinen, Aarno (2018-07-05)

 
Avaa tiedosto
nbnfi-fe201902134747.pdf (372.3Kt)
nbnfi-fe201902134747_meta.xml (33.68Kt)
nbnfi-fe201902134747_solr.xml (29.91Kt)
Lataukset: 

URL:
https://doi.org/10.1109/INMMIC.2018.8429990

Montaseri, Mohammad Hassan
Rahkonen, Timo
Aikio, Janne
Pärssinen, Aarno
Institute of Electrical and Electronics Engineers
05.07.2018

M. H. Montaseri, T. Rahkonen, J. Aikio and A. Pärssinen, "Performance Improvement of Multi-Stacked CMOS mm-Wave Power Amplifiers Based on Negative Capacitance Phase Compensation," 2018 International Workshop on Integrated Nonlinear Microwave and Millimetre-wave Circuits (INMMIC), Brive La Gaillarde, 2018, pp. 1-3. doi: 10.1109/INMMIC.2018.8429990

https://rightsstatements.org/vocab/InC/1.0/
© 2018 IEEE. Personal use of this material is permitted. Permission from IEEE must be obtained for all other uses, in any current or future media, including reprinting/republishing this material for advertising or promotional purposes, creating new collective works, for resale or redistribution to servers or lists, or reuse of any copyrighted component of this work in other works.
https://rightsstatements.org/vocab/InC/1.0/
doi:https://doi.org/10.1109/INMMIC.2018.8429990
Näytä kaikki kuvailutiedot
Julkaisun pysyvä osoite on
https://urn.fi/URN:NBN:fi-fe201902134747
Tiivistelmä

Abstract

This paper proposes a method for performance improvement of multi-stacked CMOS millimeter-wave power amplifiers based on negative capacitance phase detuning, which can be generalized to other phase detuning techniques. It not only yields better inter-stage matching between stacks, but also offers the advantage of relaxed inter-stage phase rotation due to transistor parasitics. A x1.6 output power/gain and 7% efficiency improvement is observed as a result of the proposed technique. This is achieved because phase misalignment between stacks is minimized. The method is evaluated using simulations based on 28GHz PA in 45nm CMOS technology.

Kokoelmat
  • Avoin saatavuus [38358]
oulurepo@oulu.fiOulun yliopiston kirjastoOuluCRISLaturiMuuntaja
SaavutettavuusselosteTietosuojailmoitusYlläpidon kirjautuminen
 

Selaa kokoelmaa

NimekkeetTekijätJulkaisuajatAsiasanatUusimmatSivukartta

Omat tiedot

Kirjaudu sisäänRekisteröidy
oulurepo@oulu.fiOulun yliopiston kirjastoOuluCRISLaturiMuuntaja
SaavutettavuusselosteTietosuojailmoitusYlläpidon kirjautuminen