Digitaalipiirien alustustavat ja niiden kuvaaminen SystemVerilog- ja VHDL-kielillä

Kaijansaari, Matti (2019-05-13)
 
Avaa tiedosto
Lataukset: 

Rajoitetun näkyvyyden opinnäytteet ovat luettavissa vain OuluREPO-työasemilla: https://oulurepo.oulu.fi/handle/10024/5
Kaijansaari, Matti
M. Kaijansaari
13.05.2019
© 2019 Matti Kaijansaari. Tämä Kohde on tekijänoikeuden ja/tai lähioikeuksien suojaama. Voit käyttää Kohdetta käyttöösi sovellettavan tekijänoikeutta ja lähioikeuksia koskevan lainsäädännön sallimilla tavoilla. Muunlaista käyttöä varten tarvitset oikeudenhaltijoiden luvan.
Näytä kaikki kuvailutiedot
Julkaisun pysyvä osoite on
https://urn.fi/URN:NBN:fi:oulu-201905141764
Kokoelmat